Канал: Rysino

Tworzymy projekt dla TangNano1k w środowisku Gowin EDA

Tworzymy projekt dla TangNano1k w środowisku Gowin EDA

Wykrywanie gestów za pomocą sieci neuronowej

Wykrywanie gestów za pomocą sieci neuronowej

Ball & Beam

Ball & Beam

Percepton na STM32

Percepton na STM32

Poker chips sorter

Poker chips sorter

Robot obserwujący linię

Robot obserwujący linię

Parachute deployer

Parachute deployer

Festiwal Meteor 2021

Festiwal Meteor 2021

VT100 key codes in PuTTY Quick tutorials #02 [EN]

VT100 key codes in PuTTY Quick tutorials #02 [EN]

Terminal: Prawie VT100 - Intel FPGA Max10 Eksperymenty #17 [PL]

Terminal: Prawie VT100 - Intel FPGA Max10 Eksperymenty #17 [PL]

Look into the chip - Quick tutorials #01 [EN]

Look into the chip - Quick tutorials #01 [EN]

Terminal: wyświetlanie znaków - Intel FPGA Max10 Eksperymenty #16 [PL]

Terminal: wyświetlanie znaków - Intel FPGA Max10 Eksperymenty #16 [PL]

PONG - Intel FPGA Max10 Eksperymenty #15 [PL]

PONG - Intel FPGA Max10 Eksperymenty #15 [PL]

VGA - Intel FPGA Max10 Eksperymenty #14 [PL]

VGA - Intel FPGA Max10 Eksperymenty #14 [PL]

#Shorts VGA na Rysino

#Shorts VGA na Rysino

Obsługa plotera przez stronę WWW

Obsługa plotera przez stronę WWW

Generowanie G-code z pliku svg

Generowanie G-code z pliku svg

Ploter - jak złożyć

Ploter - jak złożyć

Bramki - SystemVerilog z Rysino #01

Bramki - SystemVerilog z Rysino #01

Wyświetlacz 7-segmentowy - VHDL na Rysino #04 [PL]

Wyświetlacz 7-segmentowy - VHDL na Rysino #04 [PL]

Łączymy liczniki - VHDL na Rysino #03 [PL]

Łączymy liczniki - VHDL na Rysino #03 [PL]

Licznik modulo N - VHDL na Rysino #02 [PL]

Licznik modulo N - VHDL na Rysino #02 [PL]

Bramki logiczne - VHDL na Rysino #01 [PL]

Bramki logiczne - VHDL na Rysino #01 [PL]

FFT - Intel FPGA Max10 Eksperymenty #13 [PL]

FFT - Intel FPGA Max10 Eksperymenty #13 [PL]

Karta dźwiękowa - Intel FPGA Max10 Eksperymenty #11 [PL]

Karta dźwiękowa - Intel FPGA Max10 Eksperymenty #11 [PL]

LFSR, czyli rejestr przesuwny z liniowym sprzężeniem zwrotnym - Intel FPGA Max10 graficznie #7 [PL]

LFSR, czyli rejestr przesuwny z liniowym sprzężeniem zwrotnym - Intel FPGA Max10 graficznie #7 [PL]

Rejestr przesuwny ze zmianą kierunku - Intel FPGA Max10 graficznie #6 [PL]

Rejestr przesuwny ze zmianą kierunku - Intel FPGA Max10 graficznie #6 [PL]

Eliminacja drgań styków - Intel FPGA Max10 graficznie #5 [PL]

Eliminacja drgań styków - Intel FPGA Max10 graficznie #5 [PL]

Licznik - Intel FPGA Max10 graficznie #4 [PL]

Licznik - Intel FPGA Max10 graficznie #4 [PL]

Intel FPGA Max10 graficznie - wprowadzenie [PL]

Intel FPGA Max10 graficznie - wprowadzenie [PL]

Ale jak to, nie ma bramek? - Intel FPGA Max10 graficznie #3 [PL]

Ale jak to, nie ma bramek? - Intel FPGA Max10 graficznie #3 [PL]

Signal Tap - Intel FPGA Max10 Eksperymenty #10 [PL]

Signal Tap - Intel FPGA Max10 Eksperymenty #10 [PL]

Przerzutnik D - Intel FPGA Max10 graficznie #2 [PL]

Przerzutnik D - Intel FPGA Max10 graficznie #2 [PL]

Silnik krokowy - Intel FPGA Max10 graficznie ## [PL]

Silnik krokowy - Intel FPGA Max10 graficznie ## [PL]

Przetwornik Analogowo-Cyfrowy (ADC) - Intel FPGA Max10 Eksperymenty #9 [PL]

Przetwornik Analogowo-Cyfrowy (ADC) - Intel FPGA Max10 Eksperymenty #9 [PL]

PWM - Intel FPGA Max10 Eksperymenty #7 [PL]

PWM - Intel FPGA Max10 Eksperymenty #7 [PL]

UART Rx - Intel FPGA Max10 Eksperymenty #6 [PL]

UART Rx - Intel FPGA Max10 Eksperymenty #6 [PL]

UART Tx - Intel FPGA Max10 Eksperymenty #5 [PL]

UART Tx - Intel FPGA Max10 Eksperymenty #5 [PL]

Enkoder - Intel FPGA Max10 Eksperymenty #4 [PL]

Enkoder - Intel FPGA Max10 Eksperymenty #4 [PL]

Rejestr przesuwny - Intel FPGA Max10 Eksperymenty #3 [PL]

Rejestr przesuwny - Intel FPGA Max10 Eksperymenty #3 [PL]

Licznik binarny - Intel FPGA Max10 Eksperymenty #2 [PL]

Licznik binarny - Intel FPGA Max10 Eksperymenty #2 [PL]

Bramki logiczne - Intel FPGA Max10 Eksperymenty #1 [PL]

Bramki logiczne - Intel FPGA Max10 Eksperymenty #1 [PL]

Prosty generator NCO - Intel FPGA Max10 Eksperymenty #8 [PL]

Prosty generator NCO - Intel FPGA Max10 Eksperymenty #8 [PL]

Bramki logiczne - Intel FPGA Max10 graficznie #1 [PL]

Bramki logiczne - Intel FPGA Max10 graficznie #1 [PL]

Download bitstream to Intel Max10 FPGA [EN]

Download bitstream to Intel Max10 FPGA [EN]